## WELTORGANISATION FÜR GEISTIGES EIGENTUM



			•
(51) Internationale Patentklassifikation 5:		(11) Internationale Veröffentlichungsnumme	er: WO 93/23924
H03H 17/02	A1 .	(43) Internationales	
	-	Veröffentlichungsdatum: 25. N	Tovember 1993 (25.11.93)

(21) Internationales Aktenzeichen:

PCT/DE93/00407

(22) Internationales Anmeldedatum:

10. Mai 1993 (10.05.93)

(30) Prioritätsdaten:

P 42 15 377.8

11. Mai 1992 (11.05.92)

DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIE-MENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): NOLL, Tobias [DE/DE]; Pfalzgrafenstraße 33, D-5100 Aachen (DE). SEBALD, Georg [DE/DE]; Mäuselweg 19, D-8000 München 70 (DE).

(81) Bestimmungsstaaten: BR, CA, JP, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht


Mit internationalem Recherchenbericht.

(54) Title: PARALLELISED TRANSVERSE FILTER

(54) Bezeichnung: PARALLELISIERTES TRANSVERSALFILTER

#### (57) Abstract

The invention relates to a filter structure operable at a filter clock frequency f, consisting of m digital decimation filters (DF<sub>1</sub> ... DF<sub>j</sub> ... DF<sub>m</sub>), connected in parallel on the input side, which contain a multiplexer (MUX1) operable at the filter clock frequency and m pipeline filters (PF11 ... PF1m) in running at frequency f/m and which can be connected on the output side cyclically in series via a demultiplexer running at the filter clock frequency f to the filter output (Y). An m-fold throughput rate with m-fold circuit design compared with prior art transverse filters is attainable. The advantage of the invention is especially that the maximum throughput rate is determined only by the maximum processing speed of the multiplexer circuits in the decimation filters and the demultiplexer circuit, and this can also advantageously be done off-chip, e.g. using speed-optimised bipolar technology, so that the speed potential of the other filter components which, for example, use CMOS technology can be almost infinitely multiplied.



Die Erfindung betrifft eine mit einer Filtertaktfrequenz f betreibbare Filterstruktur, bestehend aus m eingangsseitig parallel geschalteten digitalen Dezimierungsfiltern (DF<sub>1</sub> ... DF<sub>m</sub>), die jeweils einen mit der Filtertaktfrequenz betreibbaren Multiplexer (MUX<sub>1</sub>) und m mit der Frequenz f/m getaktete Pipelinefilter (PF<sub>11</sub> ... PF<sub>lm</sub>) enthalten und die ausgangsseitig nacheinander zyklisch über einen mit der Filtertaktfrequenz f getakteten Demultiplexer mit dem Filterausgang (Y) verbindbar sind und bei der eine gegenüber bekannten Transversalfiltern eine m-fache Durchsatzrate bei etwa m-fachem Schaltungsaufwand erreichbar ist. Der Vorteil der Erfindung liegt insbesondere darin, daß die maximale Durchsatzrate hierbei nur durch die maximale Verarbeitungsgeschwindigkeit der Multiplexerschaltungen in den Dezimierungsfiltern und der Demultiplexerschaltung bestimmt wird und diese auch vorteilhafterweise off-chip, zum Beispiel in einer geschwindigkeitsoptimierten Bipolar-Technologie, realisierbar sind, wodurch das Geschwindigkeitspotential der beispielsweise in CMOS-Technologie hergestellten übrigen Filterkomponenten praktisch beliebig vervielfachbar ist.

#### LEDIGLICH ZUR INFORMATION

Code, die zur Identifizierung von PCT-Vertragsstaaten auf den Kopfhögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AT	Österreich			MR	Mauritanien
AU	Australien	FR	Frankreich	MW	Malawi `
88	Barbados	GA	Gabon	NL	Niederlande
BE	Belgien	GB	Vereinigtes Königreich	NO	Norwegen
BF	Burkina Faso	GN	Guinea	NZ	Neusceland
BG	Bulgarien	GR	Griechenland	PL	Polen
BJ	- Benin	HU	Ungaro	PT	Portugal
BR	Brasilien	ΙE	Irland	RO	Rumänien
CA	Kanada	tΤ	Italien	RU	Rüssische Föderation
CF	Zentrale Afrikanische Republik	. JP	Japan	SD	Sudan ,
CG	Kongo	KP	Demokratische Volksrepublik Korea	SE	Schweden
CH	Schweiz	KR	Republik Korca	SK	Slowakischen Republik
CI	Côte d'Ivoire	KZ	Kasachstan	SN	Senegal
CM	Kamerun	LI	Liechtenstein	SU	Soviet Union
cs	Tschechoslowakei	LK	Sri Lanka	· TD	Tschad
cz	Tschechischen Republik	LU	Luxemburg	TG	Tago
DE	Deutschland	MC	Monaco	UA	Ukraine
DK	Dänemark	MG	Madagaskar	us	Vereinigte Staaten von Amerika
ES	Spanien	MI.	Mali	VN	Victnam
FI	Finnland	MN	Mongolei .		

10

Parallelisiertes Transversalfilter.

Aus der europäischen Patentanmeldung EP-A-O 305 708 ist ein digitales Dezimierungsfilter bekannt, dessen darin enthaltener Multiplexer mit der Abtastrate der ihm zugeführten Signale betrieben wird, während die an seine Ausgänge angeschlossenen Signalpfade und die mit diesen verbundenen Teilschaltungen des Filters mit der halben Abtastrate des Eingangssignals betrieben werden.

15

20

Der Erfindung liegt die Aufgabe zugrunde eine Filterstruktur anzugeben, die auf der Basis von Pipelinefiltern mit
fest vorgegebener maximaler Taktfrequenz eine m-fache Durchsatzrate eines konventionellen Transversalfilters mit etwa
m-fachem Schaltungsaufwand ermöglichen. Das wird erfindungsgemäß durch eine Ausbildung der Filterstruktur nach Patentanspruch 1 erreicht.

Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß die maximale Durchsatzrate hierbei nur von der maximalen Verarbeitungsgeschwindigkeit von Multiplexer- und Demultiplexerschaltungen bestimmt wird und diese bei- spielsweise off-chip in einer geschwindigkeitsoptimierten Bipolar-Technologie realisierbar sind, wodurch die Durchsatzrate um Größenordnungen steigerbar ist.

Der Patentanspruch 2 ist auf eine bevorzugte Weiterbildung der Erfindung gerichtet.

35 Die Erfindung wird nachfolgend anhand der Zeichnung erläutert. Dabei zeigt

- Figur 1 ein konventionelles Transversalfilter,
- 5 Figur 2 eine erfindungsgemäße Filterstruktur in Form eines mit dem Faktor 2 parallelisierten Transversalfilters nach Figur 1 und
- Figur 3 eine erfindungsgemäße Filterstruktur in Form eines

  10 mit dem Faktor m parallelisierten Transversalfilters mit (k + l) \* m Filterkoeffizienten.

In Figur 1 ist ein konventionelles Transversalfilter TF mit beispielsweise vier Filterkoeffizienten dargestellt, das aus den Partialproduktstufen C $_0$  ... C $_3$ , aus Verzögerungsstu-15 fen Vl ... V3 mit einer Verzögerungszeit T und aus Addierern Al ... A3 besteht und das mit einer Filtertaktfrequenz f betreibbar ist. Beim Transversalfilter TF ist nach jedem Filtertakt ein am Filtereingang X anliegendes Filtereingangssignal  $x_i$  den Partialproduktstufen  $C_0$  ...  $C_3$  gleich-20 zeitig zuführbar. Der Ausgang der Partialproduktstufe C3 ist dabei mit dem Eingang der Verzögerungsstufe Vl verbunden, deren Ausgang mit einem ersten Eingang des Addierers Al beschaltet ist. Der zweite Eingang des Addierers Al ist mit dem Ausgang der Partialproduktstufe C2 und der Ausgang 25 des Addierers Al ist mit dem Eingang der Verzögerungsstufe V2 verbunden. Der Ausgang der Verzögerungsstufe V2 bildet den ersten Eingang und der Ausgang der Partialproduktstufe C, bildet den zweiten Eingang des Addierers A2, dessen Ausgang mit dem Eingang der Verzögerungsstufe V3 verbunden 30 ist. Der Ausgang der Verzögerungsstufe V3 bildet gleichzeitig den ersten Eingang und der Ausgang der Partialproduktstufe Cn bildet den zweiten Eingang des Addierers A3, dessen Ausgang gleichzeitig den Filterausgang Y darstellt, der Filterausgangssignale y, liefert. Angenommen in einer Partialproduktstufe  $C_i$  findet eine Multiplikation der jeweiligen Eingangsgröße mit einem Filterkoeffizienten c; statt, so ergibt sich für das in Figur 1 dargestellt Transversalfilter TF mit vier Filterkoeffizienten folgende Be-

20

30

ziehung für das Filterausgangssignal:

 $y_i = c_0 x_i + c_1 x_{i-1} + c_2 x_{i-2} + c_3 x_{i-3}$ 

Figur 2 zeigt hingegen eine nach der Erfindung ausgebildete Filterstruktur, bei der ebenfalls wie beim Transversalfilter TF mit der Filtertaktfrequenz f dem Filtereingang X Filtereingangssignals  $\mathbf{x_i}$  zuführbar und dem Filterausgang Y Filterausgangssignale  $y_i$  entnehmbar sind, bei der jedoch das in Figur 1 dargestellte Transversalfilter TF mit dem Parallelisierungsgrad m = 2 parallelisiert ist. Die erfindungsgemäße Filterstruktur besteht aus m = 2 eingangsseitig parallel geschalteten Dezimierungsfiltern  $DF2_1$  und  $DF2_2$ , deren Pipelinefilter jeweils nur mit der halben Filtertaktfrequenz f/2 betreibbar sind und die ausgangsseitig über einen mit der Filtertaktfrequenz f getakteten Demultiplexer DMUX2 abwechselnd auf dem Filterausgang Y schaltbar sind. Das erste der beiden Dezimierungsfilter DF2, besitzt einen Multiplexer MUX2<sub>1</sub> der mit der Taktfrequenz f umschaltbar ist und die  $\bar{\text{Eingangssignale}} \times_{\hat{\textbf{i}}} \text{abwechselnd einem}$ ersten Pipelinefilter PF2 $_{
m l}$  und einem zweite Pipelinefilter PF2<sub>2</sub> zuführt, wobei die Ausgänge der beiden Pipelinefilter über einen Addierer A6 aufsummierbar und einem der beiden Eingänge des Demultiplexers DMUX2 zuführbar sind. Der erste Ausgang des Multiplexers  $\mathrm{MUX2}_1$  ist dabei direkt mit dem Eingang des Pipelinefilters PF2<sub>1</sub> und der zweite Ausgang des Multiplexers MUX2, ist über eine Vorverzögerungsschaltung V2<sub>1</sub> mit der Verzögerungszeit T/2 mit dem Eingang des Pipelinefilters PF2 verbunden. Im Pipelinefilter PF2 befinden sich Partialproduktstufen  $C_2$  und  $C_0$  für Filterkoeffizienten mit geradzahligem Index, eine Verzögerungsschaltung V4 und eine Addierschaltung A4 und im Pipelinefilter PF2 $_2$  befinden sich Partialproduktstufen C $_1$  und C $_3$ für Filterkoeffizienten mit ungeradzahligem Index, eine Verzögerungsstufe V5 und eine Addierstufe A5, wobei die Ausgänge der Addierer A4 und A5 mit den Eingängen des Addierers A6 verbunden sind. Befindet sich der Multiplexer

MUX2, im Schaltzustand 1, so ist der Filtereingang X gleichzeitig mit den Eingängen der Partialproduktstufen C<sub>2</sub> und Cn, der Ausgang der Partialproduktstufe C2 mit dem Eingang der Verzögerungsschaltung V4, der Ausgang der Verzögerungsschaltung V4 mit einem ersten Eingang des Addierers A4 und der Ausgang der Partialproduktstufe  $C_{\mathsf{n}}$  mit einem zweiten Eingang des Addierers A4 verbunden. Im zweiten Schaltzustand 2 des Multiplexers  $MUX2_1$  ist der Filtereingang X10 über die Vorverzögerungsstufe V2<sub>1</sub> gleichzeitig mit den Eingängen der Partialproduktstufen  $c_3$  und  $c_1$ , der Ausgang der Partialproduktstufe C<sub>3</sub> mit dem Eingang der Verzögerungsschaltung V5, der Ausgang der Verzögerungsschaltung V5 mit einem ersten Eingang des Addierers A5 und der Aus-15 gang der Partialproduktstufe  $C_1$  mit einem zweiten Eingang des Addierers A5 verbunden. Sieht man vom Multiplexer  $\mathtt{MUX2}_1$ ab, so entspricht der Aufwand für das Dezimierungsfilter DF2, dem Aufwand für das Transversalfilter TF von Figur 1. Das zweite Dezimierungsfilter DF22 ist wie das Dezimie-20 rungsfilter DF2 aufgebaut und besitzt einen Multiplexer MUX22, eine Vorverzögerungsschaltung V22, Partialproduktstufen C<sub>0</sub>' ... C<sub>3</sub>' Verzögerungsstufen V<sup>-</sup>4', V5' und Addierer A4' ... A6', wobei die entsprechenden Bezugszeichen im Dezimierungsfilter DF2, mit einem Strich gekennzeichnet 25 sind, so daß beispielsweise die Verzögerungsschaltung V4 im Dezimierungsfilter DF2<sub>1</sub> der Verzögerungsschaltung V4<sup>1</sup> im Dezimierungsfilter DF2 entspricht. Ohne die beiden Multiplexer MUX2<sub>1</sub> und MUX2<sub>2</sub> sowie den Demultiplexer DMUX2 ist der Schaltungsaufwand der erfindungsgemäßen Filterstruktur 30 nach Figur 2 gegenüber dem Transversalfilter TF aus Figur l genau verdoppelt. Die Verzögerungszeit T der Verzögerungsstufen V4, V5, V4' und V5' der Dezimierungsfilter  ${
m DF2}_1$  und  ${
m DF2}_2$  beträgt dabei eine Taktperiode des an das Dezimierungsfilter angelegten Taktes, das heißt im Bei-35 spiel von Figur 2 (m = 2) T = 1/(f/2). Für das ordnungsgemäße Funktionieren der erfindungsgemäßen Filterstruktur ist es von wesentlicher Bedeutung, daß zu einem jeweiligen Zeitpunkt, beispielsweise zum Startzeitpunkt, die Schaltzustände der beiden Multiplexer MUX2<sub>1</sub> und MUX2<sub>2</sub> sowie des Demultiplexers DMUX2 abhängig voneinander richtig gewählt sind. In Figur 2 befindet sich der Multiplexer MUX2<sub>1</sub> des ersten Dezimierungsfilters DF2<sub>1</sub> im Schaltzustand 1 der Multiplexer MUX2<sub>2</sub> des zweiten Dezimierungsfilters DF2<sub>2</sub> im Schaltzustand 2 und der Demultiplexer DMUX2 im Schaltzustand 1. Es besteht beispielsweise aber auch die Möglichkeit, daß zum Startzeitpunkt der Multiplexer MUX2<sub>1</sub> sich im Schaltzustand 2, der Multiplexer MUX2<sub>2</sub> im Schaltzustand 1 und der Demultiplexer DMUX2 im Schaltzustand 2 beginnt.

Zur Erläuterung der Funktionsweise der erfindungsgemäßen Filterstruktur nach Figur 2 werden nachfolgend die Zeitpunkte t = 0, t = T/2, t = T, t = 3T/2 und t größer gleich 2T betrachtet, wobei T einer Taktperiode des an das Dezimierungsfilter angeglegten Taktes entspricht. Zum Startzeitpunkt t = 0 gelangt das Filtereingangssignal  $x_0$  über den im Schaltzustand l befindlichen Multiplexer MUX2, und 20 über die Partialproduktstufe  $C_0$ , wo eine Multiplikation mit dem Filterkoeffizienten c<sub>O</sub> erfolgt, sowie über die Addierer A4 und A6 und den im Schaltzustand 1 befindlichen Demultiplexer DMUX2 zum Filterausgang Y, wodurch sich ein 25 Filterausgangssignal  $y_0 = c_0 \times_0$  ergibt. Zum Zeitpunkt T = T/2 schaltet der Multiplexer  $MUX2_1$  in den Schaltzustand 2, der Multiplexer MUX2, in den Schaltzustand 1 und der Demultiplexer DMUX2 in den Schaltzustand 2, wodurch das Filtereingangssignal  $x_1$  zur Partialproduktstufe  $C_0$ ' gelangt, die eine Multiplikation mit dem Filterkoeffizienten c $_{\mathsf{O}}$  be-30 wirkt, und das Partialprodukt  $c_0^{\times}$  dem Addierer A6' zugeführt wird. Zum selben Zeitpunkt wird das über die Vorverzögerungsschaltung um die Zeit T/2 verzögerte Filtereingangssignal  $\mathbf{x}_0$  der Partialproduktstufe  $\mathbf{C}_1$ ' zugeleitet, in der eine Multiplikation mit dem Filterkoeffizienten c stattfindet, und das gebildete Partialprodukt  $c_1 x_0$  dem Ausgangsaddierer A6' zugeführt. Über den im Schaltzustand 2 befindlichen Demultiplexer DMUX2 gelangt die Summe der beiden Partialprodukte in der Form  $y_1 = c_0 x_1 + c_1 x_0$  an den

35

Filterausgang Y. Für t = T schalten die beiden Multiplexer und der Demultiplexer in die Schaltzustände von t = 0, wo-5 durch im Pipelinefilter PF2, des Dezimierungsfilters DF2, der Ausdruck  $c_2x_0 + c_0x_2$  und im Pipelinefilter PF2<sub>2</sub> des Dezimierungsfilters DF2, das Partialprodukt c1x1 gebildet und im Ausgangsaddierer A6 aufaddiert wird. Der Ausgang Y erhält dabei das Filterausgangssignal  $Y_2 = c_0 x_2 + c_1 x_1 + c_2 x_2 + c_3 x_1 + c_4 x_2 + c_5 x_3 + c_5 x_4 + c_6 x_5 +$  $c_2x_0$ . Zum Zeitpunkt t = 3T/2 schalten die beiden Multi-10 plexer und der Demultiplexer in die jeweiligen Schaltzustände von t = T/2, wodurch die Ausdrücke  $c_0x_3 + c_2x_1$  und c<sub>1</sub>×<sub>2</sub> + c<sub>3</sub>×<sub>0</sub> dem Ausgangsaddierer A6' zugeführt werden und am Ausgang Y das Filterausgangssignal  $y_3 = c_0 x_3 + c_1 x_2 + c_2 x_3 + c_3 x_4 + c_4 x_5 + c_5 x_5 + c_6 x_5 +$  $c_2 x_1 + c_3 x_0$  anliegt. Allgemein ergibt sich, wie beim Transversalfilter TF von Figur 1, das Ausgangssignal  $y_i = c_0 x_i$  $+ c_1 x_{i-1} + c_2 x_{i-2} + c_3 x_{i-3}$ 

Geht man beispielsweise davon aus, daß das Transversalfilter TFl von Figur l und die Pipelinefilter von Figur 2 in
CMOS-Technologie aufgebaut sind und die minimale Verzögerungszeit beispielsweise T = 25 Nanosekunden beträgt, so
ergibt sich für das konventionelle Transversalfilter TF
eine Filtertaktfrequenz f = 1/T = 40 Megahertz, bei der
erfindungsgemäßen Filterstruktur hingegen ergibt sich wegen f/2 = 1/T eine Filtertaktfrequenz f = 80 Megahertz.

Allgemein läßt sich ein Transversalfilter mit (k+1)\* m Koeffizienten mit einem Parallelisierungsgrad m parallelisieren, wobei, abgesehen von zusätzlichen Ausgangsaddieren, den Multiplexern und dem Demultiplexer, eine m-fache Verarbeitungsgeschwindigkeit bei m-fachem Schaltungsaufwand möglich ist. In Figur 3 ist eine erfindungsgemäße Filterstruktur in Form eines mit dem Parallelisierungsgrad m parallelisierten Transversalfilters mit (k+1)\* m Koeffizienten dargestellt. Diese erfindungsgemäße Filterstruktur besteht aus m eingangsseitig mit dem Filtereingang X verbundenen Dezimierungsfiltern DF $_1$ ... DF $_j$ ... DF $_m$ , die ausgangsseitig über einen Demultiplexer DMUX mit dem Filtereingang S

terausgang Y verbindbar sind. Die Verzögerungszeit T in den Verzögerungsstufen der m Dezimierungsfilter entspricht jeweils der Taktperiode des an das Dezimierungsfilter an-5 gelegten Taktes, das heißt im allgemeinen Fall (Figur 3) T = 1/(f/m). Ein zum ersten Dezimierungsfilter DF $_1$  gehöriger Multiplexer  $MUX_1$  befindet sich dabei zum Startzeitpunkt im Schaltzustand l, ein zum Dezimierungsfilter DF; gehöriger Multiplexer MUX im Schaltzustand j und ein letz-10 ter Multiplexer  $\text{MUX}_{\text{m}}$  eines letzten Dezimierungsfilters  $\text{DF}_{\text{m}}$ im Schaltzustand m. Der Demultiplexer befindet sich zum Startzeitpunkt im Schaltzustand I, ist also mit dem Dezimierungsfilter DF<sub>1</sub> verbunden, und wird mit der Filtertaktfrequenz f getaktet. Die Multiplexer  $\text{MUX}_1$  ...  $\text{MUX}_j$  ... 15 MUX<sub>m</sub> werden wie der Demultiplexer DMUX zyklisch mit der Filtertaktfrequenz f weitergeschaltet. Die restlichen Schaltungsteile der Dezimierungsfilter  $\mathrm{DF}_1$  ...  $\mathrm{DF}_{\mathrm{m}}$  werden mit einer gegenüber der Filtertaktfrequenz f um den 20 Faktor 1/m reduzierten Taktfrequenz betrieben. Im ersten Dezimierungsfilter DF<sub>1</sub> ist der Filtereingang X zum Startzeitpunkt über den Mu $\overline{1}$ tiplexer MUX $_1$ , der sich im Schaltzustand 1 befindet, mit Partialproduktstufen  $C_0$ ,  $C_m$  ...  $C_k$  \* m eines ersten Pipelinefilters PFll des ersten Dezimierungsfilters  $\mathrm{DF}_1$  gleichzeitig verbunden. Im Schaltzustand 2 des Multiplexers  $\mathtt{MUX}_1$  ist der Filtereingang X mit einer Vorverzögerungsschaltung  ${
m V}_{12}$  mit der Verzögerungszeit T/m gleichzeitig mit den Partialproduktstufen  $C_1$ ,  $C_{m+1}$ , ...  $c_{k + m + 1}$  eines zweiten Pipelinefilters  $PF_{12}$  des ersten Dezimierungsfilters  $\operatorname{DF}_1$  verbunden. Im Schaltzustand m des Multiplexers  $\operatorname{MUX}_1$  sind die am Filtereingang X anliegenden Filtereingangssignale x über eine Vorverzögerungsschaltung  ${
m V}_{
m lm}$  mit der Verzögerungszeit (m -1) \* T/m gleichzeitig Partialproduktstufen  $C_{m-1}$ ,  $C_{k+m-1}$ , ...  $C_{k+m+m-1}$  eines m-ten Pipelinefilters  $PF_{lm}$  des Dezimierungsfilters 35 DFl zuführbar. Alle übrigen Pipelinefilter des Dezimierungsfilters DF<sub>1</sub> sind durch Punkte angedeutet. Das Dezimierungsfilter  $\mathsf{DF}_1^{\mathsf{T}}$  besitzt zusätzlich m - 1 Ausgangsaddierer  $\mathsf{AA}_1$  $\ldots$  AA $_{m-1}$ , deren Eingänge mit den Ausgängen der Pipeline-

filter  $PF_{11}$ ,  $PF_{12}$  ...  $PF_{1m}$  verbunden sind, wobei der Ausgang des letzten Ausgangsaddierers  $AA_{m-1}$  über den zum Startzeitpunkt im Schaltzustand 1 befindlichen Demultiplexer DMUX mit dem Filterausgang Y verbunden ist. Der Aufbau der beispielhaft dargestellten Pipelinefilter  $PF_{11}$ ,  $PF_{12}$ ... PF<sub>lm</sub> ist beispielhaft durch die Verzögerungsschaltung V8 ... V13 und durch die Addierer AlO ... Al5 im Zusammenhang mit dem Partialproduktstufen  $C_0 \dots C_{k+m+m-1}$ 10 angedeutet. Dabei ist beim Pipelinefilter PF, der Ausgang der Partialproduktstufe C<sub>k \* m</sub> mit dem Eingang der Verzögerungsstufe V8, der Ausgang der Partialproduktstufe C, mit einem Eingang des Addierers AlO und der Ausgang der Partialproduktstufe  $C_{\mathsf{n}}$  mit einem Eingang des Addierers All verbunden. Ferner ist der Ausgang des Addierers AlO mit dem Eingang der Verzögerungsschaltung V9 und deren Ausgang mit dem zweiten Eingang des Addierers All beschaltet, wobei der Ausgang des Addierers All gleichzeitig den Ausgang des Pipelinefilters PF<sub>11</sub> bildet. Entsprechend ist der Aus-20 gang der Partialproduktstufe  $C_{k + m + 1}$  mit dem Eingang der Verzögerungsstufe V10, der Ausgang der Partialproduktstufe  $C_{m-1}$  mit einem ersten Eingang des Addierers Al3 verbunden. Der Ausgang der Verzögerungsstufe Vll ist mit dem 25 zweiten Eingang des Addierers Al3 verbunden, dessen Ausgang den Ausgang des Pipelinefilters PF<sub>12</sub> bildet. In der letzten Pipelinestufe  $PF_{lm}$  des Dezimierungsfilters  $DF_{l}$  ist der Ausgang der Partialproduktstufe  $C_{k+m+m-1}$  mit dem Eingang der Verzögerungsstufe V12, der Ausgang der Partialproduktstufe  $C_{2m-1}$  mit einem ersten Eingang des Addie-30 rers Al4 und der Ausgang der Partialproduktstufe  $C_{m-1}$ mit einem ersten Eingang des Addierers Al5 verbunden, dessen Ausgang den Ausgang des Pipelinefilters FF11 bildet. Die Verzögerungsstufe Vl3 ist eingangsseitig mit dem Ausgang des Addierers Al4 und ausgangsseitig mit dem zweiten 35 Eingang des Addierers Al5 beschaltet. In den Pipelinefiltern PF<sub>11</sub>, PF<sub>12</sub> ... PF<sub>1m</sub> sind durch punktierte Linien weitere Partialproduktstufen, Verzögerungsschaltungen und Addierer angedeutet. Ferner ist exemplarisch ein j-tes Dezi-

mierungsfilter DF $_i$  gezeigt, bei dem der Filtereingang X über einen zum Startzeitpunkt im Schaltzustand j befindlichen Multiplexer MUX, eine Vorverzögerungsschaltung V; mit der Verzögerungszeit (j -1) \* T/m oder (j - 1)/f, ein Pipelinefilter PF ; und Ausgangsaddierer AA mit einem j-ten Eingang eines zum Startzeitpunkt im j-ten Schaltzustand befindlichen Demultiplexers DMUX verbunden ist. Im 10 letzten Dezimierungsfilter DF<sub>m</sub> ist ein im Startzeitpunkt im Schaltzustand m befindlicher Multiplexer  $\text{MUX}_{\mathbf{m}}$  dargestellt, der eingangsseitig mit dem Filtereingang und ausgangsseitig mit einer letzten Vorverzögerungsschaltung  ${\sf V}_{\sf mm}$ mit der Verzögerungszeit (m - l) \* T/m verbunden ist, die ihrerseits ausgangsseitig mit einer letzten Pipelinefilter-15 stufe  $PF_{mm}$  beschaltet. Weitere Dezimierungsfilter und Schaltzustände sind durch Punkte angedeutet.

Die erfindungsgemäße Filterstruktur kann beispielsweise
vollständig in CMOS-Technologie aufgebaut werden. Es ist
jedoch von besonderem Vorteil die Multiplexer MUX<sub>1</sub>...
MUX<sub>j</sub>... MUX<sub>m</sub> und den Demultiplexer DMUX von den Pipelinefiltern der Dezimierungsfilter DF<sub>1</sub>... DF<sub>j</sub>... DF<sub>m</sub> getrennt in einer schnellen Bipolar-Technologie aufzubauen.
Die Vorverzögerungsstufen und die Ausgangsaddiererstufen
sind dabei entweder in Bipolar-Technologie oder zusammen
mit den Pipelinefiltern in CMOS-Technologie aufgebaut. Als
Verzögerungsschaltungen in den Pipelinefiltern dienen beispielsweise getaktete D-Flipflops.


30


35

Im Extremfall k=0 ist ein Transversalfilter mit m Koeffizienten mit einem Parallelisierungsgrad m parallelisierbar, wobei die Pipelinefilter nur noch aus Partialproduktstufen bestehen und die jeweiligen Verzögerungen durch die Vorverzögerungsschaltungen erfolgen.


### Patentansprüche

- Filterstruktur, bei der ein Filtereingang (X) gleichzeitig mit m eingangsseitig parallel geschalteten digitalen Dezimierungsfiltern (DF $_1$  ... DF $_m$ ) verbunden ist, bei der die Dezimierungsfilter jeweils einen mit der Filtertaktfrequenz f der Filterstruktur zyklisch umschaltbaren Multiplexer (MUX $_1$  ... MUX $_j$  ... MUX $_m$ ), Vorverzögerungsschaltungen (V $_{12}$  ... V $_{jj}$  ... V $_{mm}$ ) und m mit einer Taktfrequenz f/m betreibbare Pipelinefilter (PFll ...) besitzen, wobei jeweils ein j-tes Pipelinefilter (PFl<sub>1;</sub>, ... PF2<sub>m;</sub>) eines jeden Dezimierungsfilters gleich aufgebaut ist und die 15 gleichen Filterkoeffizienten besitzt, bei der zu einem Startzeitpunkt jeweils der Multiplexer (MU $X_j$ ) eines j-ten Dezimierungsfilters (DF $_{i}$ ) so geschaltet ist, daß das erste Filtereingangssignal  $(x_1)$  am Filtereingang (X) einem j-ten Pipelinefilter (PF $_{ii}$ ) der jeweils m Pipelinefilter (PF $_{jm}$ ... PF jm) des jeweiligen j-ten Dezimierungsfilters (DFj) über eine j-te Vorverzögerungsschaltung (V; ) der j-ten Dezimierungsfilters DF; um die Zeit (j - l)/f verzögert zuführbar ist, und bei der die m Dezimierungsfilter (DF,  $\ldots$  DF $_{\mathrm{m}}$ ) ausgangsseitig, beginnend mit dem ersten Dezimierungsfilter (DF,), zyklisch nacheinander über einen mit der Filtertaktfrequenz f getakteten Demultiplexer (DMUX) mit einem Filterausgang (Y) verbindbar sind.
- 2. Filterstruktur nach Anspruch l, dadurch ge- 2. Kennzeich net, daß sowohl die Multiplexer  $(MUX_1 \ldots MUX_j \ldots MUX_m)$  der Dezimierungsfilter  $(DF_1 \ldots DF_j \ldots DF_m)$  als auch der Demultiplexer (DMUX) in Bipolar-Technik und alle Pipelinefilter  $(PF_{11} \ldots PF_{mm})$  in MOS-Technik aufgebaut sind.





2/2



### INTERNATIONAL SEARCH REPORT

International application No.

PCT/DE 93/00407

		·	101/02 33/	-
A. CLA	SSIFICATION OF SUBJECT MATTER			•
Int.	Cl. 5 H03H17/02		•	•
According	to International Patent Classification (IPC) or to both	national classification	and IPC	
<u> </u>	LDS SEARCHED	<del></del>	•	
Minimum d	ocumentation searched (classification system followed by	y classification symbols	)	
Int.(	C1. 5 HO3H			
Documentat	ion searched other than minimum documentation to the	extent that such docume	nts are included in th	ne fields searched
<u> </u>				
Electronic d	ata base consulted during the international search (name	of data base and, where	practicable, search t	erms used)
C. DOCU	MENTS CONSIDERED TO BE RELEVANT			
	Citation of document, with indication, where a	paraminta of the relev		m of the second
Category*	Charlon of document, with indication, where a	ppropriate, of the refev	vant passages	Relevant to claim No.
. х	US,A,4 264 983 (B.E.MILLER)			1
	28 April 1981			•
	see the whole document			
χ	EP,A,O 445 335 (DEUTSCHE ITT)	, <del>=</del> 		1
	11 September 1991	•		•
	see column 2, line 21 - co 18; figures 1-3	lumn 5, line		
Α	FD A 0 012 303 (STEMENS)	. <del>-</del>		4
^	EP,A,O 012 393 (SIEMENS) 25 June 1980			(X)
•	see page 10, line 31 - pag	e 11, line		
	20; figure 6	• •		
		· • • • · · · · · · · · · · · · · · · ·	_	•
	·	•		
	,		•	*
			· .	
÷	· .		·	
				0
Furthe	er documents are listed in the continuation of Box C.	See patent	family annex.	
"A" docume	categories of cited documents: nt defining the general state of the art which is not considered	date and not in o		mational filing date or priority cation but cited to understand
	particular relevance locument but published on or after the international filing date	"X" document of pa	rticular relevance; the	claimed invention cannot be
"L" docume	ent which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other	considered nove	el or cannot be consid ocument is taken alon	tered to involve an inventive
Special :	reason (as specified)	"Y" document of par	rticular relevance; the	claimed invention cannot be step when the document is
means	at referring to an oral disclosure, use, exhibition or other	combined with o	one or more other such o a person skilled in the	documents, such combination
"P" docume the prior	nt published prior to the international filing date but later than rity date claimed	<b>-</b> .	ber of the same patent	
Date of the a	actual completion of the international search	Date of mailing of th	ne international sea	rch report
11 Au	gust 1993 (11.08.93)	25 Augus	t 1993 (25.0	08.93)
Name and m	pailing address of the ISA/	Authorized officer		
Furan	ean Patent Office	_		
Facsimile No		Telephone No.		

Form PCT/ISA/210 (second sheet) (July 1992)

# ANNEX TO THE INTERNATIONAL SEARCH REPORT ON INTERNATIONAL PATENT APPLICATION NO.

9300407 DE SA 73373

This annex lists the patent family members relating to the patent documents cited in the above-mentioned international search report. The members are as contained in the European Patent Office EDP file on

The European Patent Office is in no way liable for these particulars which are merely given for the purpose of information.

11/0

11/08/93

Patent document cited in search report	Publication date		nt family nber(s)	Publication date  26-07-89 02-10-80 25-10-88
US-A-4264983	28-04-81	JP-C- JP-A- JP-B-	1508024 55127721 63053731	
EP-A-0445335	11-09-91	None		
EP-A-0012393	25-06-80	DE-A-	2853799 55085124	26-06-80 26-06-80

.

PCT/DE 93/00407

Nach der Internationalen Patent	classifikation (IPC) oder nach der nationa	eren Klassifikationssymbolen sind alle anzugeben) <sup>e</sup> Ien Klassifikation und der IPC	
Int.Kl. 5 HO3H17/0	2		•
	•	• 	
II. RECHERCHIERTE SACHGE	BIETE		
	Recherchierte	r Mindestprüfstoff <sup>7</sup>	^
Klassifikationssytem		Klassifikationssymbole	
Int.K1. 5	нозн		
	Recherchierte nicht zum Mindestprüfstof unter die recherchie	ff gehörende Veröffentlichungen, soweit diese erten Sachgebiete fallen <sup>8</sup>	·
III. EINSCHLAGIGE VEROFFE			
_ Art.º Kennzeichnung der	Veröffentlichung 11, soweit erforderlich i	anter Angabé der maßgeblichen Teile 12	Betr. Anspruch Nr.
28. Apr	264 983 (B.E.MILLER) il 1981 as ganze Dokument		1
11. Sep siehe S	445 335 (DEUTSCHE ITT) tember 1991 palte 2, Zeile 21 - Sp ildungen 1-3	•	1
25. Jun siehe S	012 393 (SIEMENS) i 1980 eite 10, Zeile 31 - Se ildung 6	ite 11, Zeile	1
"A" Veröffentlichung, die den definiert, aber nicht als b "E" älteres Dokument, das je tionalen Anmeldedatum v "L" Veröffentlichung, die geei zweifelhaft erscheinen zu fentlichungsdatum einer a nannten Veröffentlichung anderen besonderen Grun "O" Veröffentlichung, die sich eine Benutzung, eine Aus bezieht "P" Veröffentlichung, die vor	gegebenen Veröffentlichungen 10; allgemeinen Stand der Technik esonders bedeutsam anzusehen ist loch erst am oder nach dem interna- eröffentlicht worden ist gnet ist, einen Prioritätsanspruch lassen, oder durch die das Veröfnaderen im Recherchenbericht gebeigt werden soll oder die aus einem dangegeben ist (wie ausgefuhrt) auf eine mündliche Offenbarung, stellung oder andere Maßnahmen dem internationalen Anmeldedaspruchten Prioritätsdatum veröffent-	"T" Spätere Veröffentlichung, die nach dem i meidedatum oder dem Prioritätsdatum ve ist und mit der Anmeidung nicht kollidie Verständnis des der Erfindung zugrundel oder der ihr zugrundeliegenden Theorie a Veröffentlichung von besonderer Bedeum te Erfindung kann nicht als neu oder auf keit beruhend betrachtet werden "Y" Veröffentlichung von besonderer Bedeum te Erfindung kann nicht als auf erfinderi ruhend betrachtet werden, wenn die Veröfentlichung kann nicht als auf erfinderi ruhend betrachtet werden, wenn die Veröfentlic gorie in Verbindung gebracht wird und dieinen Fachmann naheliegend ist "&" Veröffentlichung, die Mitglied derselben	eröffentlicht worden  rtt, sondern nur zum  rtt, sondern nur zum  rtt, sondern nur zum  rtt, sondern nur zum  rtt, sondern ritter  rtt,
IV. BESCHEINIGUNG			
Datum des Abschlusses der interna	stionalen Recherche	Absendedatum des internationalen Recher	chenberichts
11.AUG	JST 1993	2 5. 08. 9	_
Internationale Recherchenbehörde	SCHES PATENTAMT	Unterschrift des bevollmächtigten Bediens COPPIETERS C.	teten

# ANHANG ZUM INTERNATIONALEN RECHERCHENBERICHT ÜBER DIE INTERNATIONALE PATENTANMELDUNG NR.

DE 9300407 SA 73373

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten internationalen Recherchenbericht angeführten Patentdokumente angegeben. Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am

Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

11/08/93

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung		ed(er) der ntfamilie	Datum der Veröffentlichung	
US-A-4264983	28-04-81	JP-C- JP-A- JP-B-	1508024 55127721 63053731	26-07-89 02-10-80 25-10-88	
EP-A-0445335	11-09-91	Keine			
EP-A-0012393	25-06-80	DE-A- JP-A-	2853799 55085124	26-06-80 26-06-80	